I2C y SPI: los dos buses seriales del mundo embebido

No todo periférico merece un bus paralelo de treinta pines. Un sensor de temperatura que entrega dos bytes por segundo, una EEPROM que guarda la calibración de fábrica, una pequeña pantalla OLED que refresca unos kilobytes: son dispositivos lentos e íntimos que solo necesitan intercambiar puñados de bytes con el procesador. Para ellos, la industria embebida consagró dos buses seriales que reducen el conexionado al hueso. I2C viaja por dos hilos y distingue a sus dispositivos por un número de dirección; SPI usa cuatro y los elige activando una línea física. Escoger entre ambos es situarse en un único eje de tensión: pines contra velocidad.

El coste de un pin

En un SoC, el recurso más escaso no es la frecuencia ni la memoria: son los pines. Cada patilla que sale del encapsulado cuesta área de silicio, encarece el empaquetado y complica el enrutado de la placa. Un bus paralelo de ocho o dieciséis líneas de datos más su control devora decenas de pines por dispositivo, un lujo impensable para colgar cinco sensores de un microcontrolador. Los buses seriales hacen el canje evidente: sacrifican anchura por tiempo. En lugar de presentar ocho bits a la vez sobre ocho hilos, envían los bits uno tras otro por uno o dos. Para un periférico lento —donde una latencia de microsegundos es irrelevante— el canje sale gratis. Linux enumera cada bus descubierto y cuelga de él sus dispositivos, visibles en sysfs:

# buses y dispositivos que el kernel ha enumerado
ls /sys/bus/i2c/devices/     # i2c-0  i2c-1  1-0048 ...
ls /sys/bus/spi/devices/     # spi0.0  spi0.1 ...

# mapa de direcciones ocupadas del bus I2C numero 1
i2cdetect -y 1

El nombre 1-0048 no es arbitrario: codifica el bus (1) y la dirección del dispositivo (0x48). Esa nomenclatura ya delata la diferencia esencial entre los dos buses, que es cómo nombran a quién habla.

I2C: dos hilos y un mapa de direcciones

I2C (Inter-Integrated Circuit) reduce el bus a dos hilos compartidos por todos: SDA para los datos y SCL para el reloj. Ambos son de colector abierto (open-drain) con resistencias de pull-up: nadie fuerza un uno activo, solo se tira a cero o se suelta la línea, que el pull-up devuelve a uno. Esta lógica de Y-cableada (wired-AND) es la clave de toda la elegancia del bus. El maestro genera el reloj e inicia cada transacción; los esclavos responden. Cada dispositivo tiene una dirección de 7 bits, así que en un bus caben hasta unos 112 dispositivos —algunas direcciones están reservadas—, y el maestro elige con quién habla emitiéndola al principio de la trama.

Una transferencia se enmarca entre una condición de arranque (start) y una de parada (stop), y cada byte va seguido de un bit de reconocimiento (ACK) que el receptor genera tirando SDA a cero. Las velocidades estandarizadas van del modo normal a 100 kbit/s, pasando por el rápido a 400 kbit/s y el rápido-plus a 1 Mbit/s, hasta el de alta velocidad a 3,4 Mbit/s. Y como la línea es de Y-cableada, I2C admite varios maestros: si dos arrancan a la vez, el que pretenda emitir un uno mientras lee un cero en SDA reconoce que ha perdido el arbitraje y se retira sin corromper la trama del ganador. En el device tree, un dispositivo I2C se declara como hijo del controlador, y su propiedad reg es literalmente su dirección de 7 bits:

&i2c1 {
    clock-frequency = <400000>;      /* 400 kHz, modo rapido */

    sensor@48 {
        compatible = "ti,tmp117";    /* casa con el driver */
        reg = <0x48>;                /* la direccion I2C de 7 bits */
    };
};

SPI: full-duplex y selección física

SPI (Serial Peripheral Interface) toma el camino opuesto. Usa cuatro líneas: SCLK (reloj), MOSI (datos del controlador al periférico, hoy también llamada COPI), MISO (del periférico al controlador, o CIPO) y CS (chip select, casi siempre activa a cero). No hay direcciones: cada periférico tiene su propia línea CS, y el controlador elige con quién habla bajándola. N periféricos exigen N líneas de selección, aunque comparten SCLK, MOSI y MISO.

Su rasgo definitorio es el full-duplex. Controlador y periférico forman un anillo de dos registros de desplazamiento: en cada pulso de reloj sale un bit por MOSI y entra otro por MISO, simultáneamente. No existe, a nivel físico, una operación de solo lectura o solo escritura; existe el intercambio. SPI no tiene ACK, ni arbitraje, ni tramas definidas: el controlador manda el reloj y ambos extremos confían en que el otro conoce el protocolo del chip. A cambio de esa desnudez, es mucho más rápido: decenas de megahercios son rutina, y las flash SPI superan los 100 MHz. En el device tree, reg ya no es una dirección sino el índice del chip select:

&spi0 {
    adc@0 {
        compatible = "adi,ad7292";
        reg = <0>;                   /* el numero de chip select, no una direccion */
        spi-max-frequency = <20000000>;
        spi-cpha;                    /* fase de reloj: esto sera el modo 1 */
    };
};

flowchart TB
subgraph SG_I2C [I2C dos hilos para todos distingue por direccion]
  M[Maestro] --- SDA_SCL[SDA y SCL compartidos]
  SDA_SCL --- A[Esclavo 0x48]
  SDA_SCL --- B[Esclavo 0x68]
  SDA_SCL --- D[Esclavo 0x1d]
end
subgraph SG_SPI [SPI reloj y datos comunes una linea CS por dispositivo]
  C[Controlador] -->|SCLK MOSI MISO| P0[Periferico 0]
  C -->|CS0| P0
  C -->|CS1| P1[Periferico 1]
  C -->|CS2| P2[Periferico 2]
end